基于CDCE913锁相环频率合成器的设计

摘 要： 锁相频率合成技术以其突出的优势在信号发生器、变频器等设计中有着广泛的应用。介绍了锁相芯片CDCE913的工作特性、内部结构及其参数计算方法，给出了以CDCE913为核心的频率合成器的设计方案、硬件原理图和软件程序设计。利用 CDCE913的锁相环和分频倍频器产生较宽频带的频率源，通过对实际电路调试和控制芯片程序的编写，实现了输出频率可调。

关键词： 锁相环； 频率合成器； CDCE913； 频率源

中图分类号： TN911.7⁃34 文献标识码： A 文章编号： 1004⁃373X（2016）19⁃0089⁃03

Abstract： The phase⁃locked frequency synthesis technology with prominent advantages is widely used in the design of signal generator and frequency converter. The working characteristic， internal structure and parameter calculation method of the phase⁃locked chip CDCE913 are introduced. The design scheme， hardware principle diagram and software program design of the frequency synthesizer are given， which takes CDCE913 as the core. The phase⁃locked loop and frequency division multiplier of CDCE913 are used to generate the wideband frequency source. The adjustable output frequency was realized by means of the actual circuit debugging and control chips programming.

Keywords： phase⁃locked loop； frequency synthesizer； CDCE913； frequency source

现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求。一般的振荡器生成的信号频率已很难满足通信、雷达、测控、仪器仪表等电子系统的需求。而频率合成技术可为通信设备提供大量精确且能迅速转换的载波信号和本振信号。频率合成技术中的锁相式频率合成技术具有稳频、杂散抑制好和调试简便等优点，因而得到了广泛的应用[1]。本文以锁相环芯片CDCE913为核心，设计了一种具有体积小、电路结构简单、功耗低、性能良好的频率合成器。

1 锁相环频率合成器的基本原理

锁相环路主要由鉴相器（PD）、环路滤波器（LP）、压控振荡器（VCO）和可变程序分频器组成，如图1所示。

高稳定度的参考振荡信号[fR]经过[R]次分频后，得到频率为[fr]的参考脉冲信号。同时，压控振荡器的输出经[N]次分频后，得到频率为[fv]的脉冲信号，两个脉冲信号在鉴相器进行频率或相位比较。当输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，这时环路就会进入锁定状态[2⁃4]。

2 基于CDCE913的锁相环频率合成器的设计

与实现

2.1 总体方案设计

根据锁相环的基本原理，对几种锁相环芯片的参数和指标分析比较后，选用具有单个锁相环的芯片CDCE913，同时选用具有开漏模式的单片机STC15W4K58S4作为主控芯片，实现频率合成器的设计。设计整体框图如图2所示[6⁃8]。

系统采用外部时钟晶振作为CDCE913的参考频率，同时通过STC15W4K58S4芯片驱动锁相环芯片CDCE913，可通过按键进行手动和自动扫描的选择，从而改变CDCE913的内部参数，输出所需的频率。

2.2 CDCE913芯片介绍

CDCE913芯片是美国德州仪器公司生产的基于锁相环的可编程时钟合成器。其特点有：单一的输入频率可以产生三个输出时钟频率；每一个输出频率通过系统编程配置锁相环，从而可以达到230 MHz；支持非易失性E2PROM编程，容易定制设备的应用程序。相比于其他的锁相环芯片，CDCE913具有低成本、高性能、体积小、内部结构和外围电路简单的优点[9]。CDCE913的内部结构原理图如图3所示。

2.3 STC15W4K58S4主控芯片介绍

STC15W4K58S4单片机是STC公司生产的单时钟、宽电压、高速、高可靠、低功耗、超强抗干扰的新一代8051单片机。内部集成高精度R/C时钟（±0.3%）和高可靠复位电路， 8路10位PWM，8路高速10位A/D转换（30万次/s），内置4 KB大容量SRAM。其所有I/O口均可由软件配置成准双向口/弱上拉、推挽输出/强上拉、高阻输入或者开漏输出功能。

因为CDCE913的SDA/SCL需要3.3 V的电压驱动，可将相应的5 V单片机I/O口先串一个[330 Ω]的限流电阻到3.3 V的CDCE913 I/O口，程序初始化时将5 V单片机的I/O口设置成开漏配置，断开内部电阻，相应地CDCE913的I/O口外部加10 kΩ上拉电阻到3.3 V电压上，此时高电平为3.3 V，低电平为0 V，输入输出一切正常[10]。电路连接如图5所示。

2.4 硬件电路设计

本设计主要由芯片STC15W4K58S4、锁相环芯片CDCE913、外部晶振和扫描方式选择按键构成。当STC15W4K58S4接收到外部按键的操作命令时，STC15W4K58S4将通过SDA/SCL改变写入CDCE913的参数，从而改变频率输出。硬件电路图设计如图6所示。

2.5 系统软件设计

硬件电路设计完成之后，就要进行系统的软件设计。主控芯片STC15W4K58S4要控制CDCE913，需先将其I/O口设置成开漏模式，通过I2C总线对CDCE913内部的参数进行配置，也可由按键进行手动和自动扫描的方式选择输出所需的频率。具体流程图如图7所示。

4 结 论

基于CDCE913锁相芯片和主控芯片STC15W4K58S4的锁相频率合成器设计方案，可以产生80～230 MHz频率范围的周期信号。此合成器可实现在频率范围内的自动、手动扫描，并且功耗低、体积小、电路简单，能用于产生射频通信系统中的本振信号和电子对抗中的干扰信号，在通信、雷达和仪器仪表等领域都有着广泛的应用前景。

参考文献

[1] 黄智伟.锁相环与频率合成器电路设计[M].西安：西安电子科技大学出版社，2008.

[2] 吴洪天.锁相环频率合成器研究与设计[D].成都：电子科技大学，2013.

[3] 谭连敏.320 MHz低相噪锁相频率合成器的设计与实现[D].成都：电子科技大学，2013.

[4] 刘颖.锁相环中鉴相器和环路滤波器的设计[D].西安：西安电子科技大学，2013.

[5] 周毅.基于锁相环的频率合成器设计[D].北京：北京工业大学，2010.

[6] 何其波.低相噪PLL频率合成器的研制[D].武汉：华中科技大学，2013.

[7] 朱方明，张辉.基于AD9951的差分快速跳频系统频率合成器的设计[J].电子技术应用，2008（2）：52⁃53.

[8] 单月忠，刘太君，叶焱，等.基于ADF4351的频率源设计与实现[J].无线通信技术，2014，40（6）：85⁃88.

[9] Texas Instruments. CDCE913 datasheet [EB/OL]. [2007⁃06⁃23]. http：//.cn/product/cn/CDCE913/datasheet.

[10] 丁向荣，陈崇辉.单片微机原理与接口技术：基于STC15W4K32S4系列单片机[M].北京：电子工业出版社，2015.

推荐访问:合成器 频率 锁相环 设计 CDCE913