集成电路的过去、现在和将来(三)技术创新造就了当前集成电路产业基础
[摘要] 本文用通俗的语言介绍了集成电路50余年来的发展历程。着重介绍集成电路技术和集成电路产业的特点发展规律、当前发展动态以及今后的发展趋势。
[关键词] 集成电路 技术 科普
[中图分类号] T-09 [文献标识码] A [文章编号] 1674-2583（2014）01-0034-07
迄今为止，集成电路产业是当代技术创新最多、技术更新最快的产业。表1a显示了1958-1999年，表1b显示了2000-2012年世界集成电路领域中的工艺技术创新和集成电路产品创新诞生的年代表。
纵观表1a和表1b，可以清楚的看到两点，一是工艺技术创新是产品创新的基础，二是在过去50多年集成电路技术发展过程中可以归纳为以硅为基础的半导体材料创新、MOS晶体管结构创新和芯片上互连创新三方面。
1 硅材料的创新
集成电路发展至今的巨大功绩应首先归功于上世纪60年代初期选择硅（Si）作为制造集成电路的基础材料。硅与其他半导体材料相比，至少具有以下三个显著优点：一是资源丰富。硅在地壳中蕴含量超过27%，仅次于氧，取之不尽，用之不竭；二是硅本身的一些特性，如硅在高温时表面生成一层二氧化硅（Sio2）薄膜，性质稳定，对硅表面及其内部制作的元器件有着良好的保护作用；三是人们对硅的研究十分深透，这为充分利用硅材料提供了坚实的理论基础。正是由于硅材料的应用造就了当代的集成电路。计算机和互联网和电子信息技术的日新月异的发展，因而有人把当前的电子信息时代称为“硅器时代”，与人类文明史上的“石器时代”“青铜器时代”“铁器时代”相提并论。由于从1968年起世界上发表的对硅的研究论文数量超过对金属的研究论文，因而人为地将1968年定义为“硅器时代”的元年。
硅材料在集成电路领域中的广泛应用，也推动硅材料工业上的快速发展，这主要表现于硅单晶棒和硅片的质量不断提升，和硅片尺寸不断扩大。
1.1 硅单晶棒和硅片质量的不断提升
一般而言，将石英砂（主要成分是SiO2）与碳（C）混合在1700℃真空还原炉中治炼出粗硅其纯度仅为98%左右。现代的提纯技术，使硅的纯度不断提升。上世纪60—70年代，电子级多晶硅的纯度仅为7个9（即99.99999%，7N），到上世纪90年代初提升至9个9（9N），在上世纪90年代后期提升至11个9（11N）。与此同时，硅单晶棒和硅片中的各种晶体缺陷，如错位、层错和微缺陷等也减少到几乎为零。硅单晶已成为世界上最完美的单晶体。
1.2 硅片尺寸的不断扩大
生产集成电路芯片的硅片（晶圆）尺寸的不断扩大，意味着集成电路生产规模的扩大与集成电路芯片制造技术的提升。图1展示了硅片从直径3英寸（75mm）提升至12英寸（300mm）的渐进过程。硅片中的数字是该尺寸硅片进入生产应用的最早年代。硅片尺寸每次升级的经济原则是：硅片有效面积扩大2.25倍或1.78倍，而制造同样芯片的综合成本下降30%左右。
图2展示了历年来全球各种尺寸硅片（晶圆）出货量的变化。可见，上世纪70年代3英寸（75mm）硅片为主流，上世纪80年代4英寸（100mm）为主流，上世纪90年代前期为6英寸（150mm），后期让位于8英寸（200mm），从2008年起，12英寸（300mm）硅片出货量开始大于8英寸（200mm），到2011年起12英寸硅片的出货量已超过8英寸及以下尺寸（包括3、4、5及6英寸）硅片出货量的总和，成为全球集成电路芯片生产的主导因素。
根据SEMI（国际半导体设备材料协会）的统计数据，至2012年底全球正在运营的12英寸集成电路芯片生产线总共有82条，总产能达到367.6万片/月。其中，台湾地区最多，达19条，其次是美国17条，日本16条，韩国11条，欧洲及中东地区8条，东南亚4条，我国大陆7条。我国大陆的7条主要分布于中芯国际（上海）和中芯国际（北京）各1条，上海华力1条，无锡海力士2条。英特尔（大连）1条和武汉新芯1条。此外三星（西安）1条以及中芯国际（北京）又2条生产线均在建设中。
据初步统计，2013年全球12英寸硅片的消耗量为400万片/月，其中我国大陆的消耗量仅为30万片/月。当前在我国大陆除6英寸抛光硅片能大部分自给。8英寸抛光硅片少量自给之外，8英寸抛光硅片大部分进口，12英寸抛光硅片全部依赖进口。我国大陆在发展集成电路用硅片方面还是任重道远。
近年来，关于硅材料最热门的一个话题是发展18英寸（450mm）硅片。由于建立18英寸集成电路芯片生产线的巨额投资（至少100亿美元），直到2009年世界上仅有英特尔、三星电子、台积电三家半导体巨头才表现出积极性。当前，响应者已日益增多，特别是世界最大的几家半导体设备厂商，如应用材料、东电电子和阿斯玛尔（ASML）等也表现出浓厚的兴趣，并成立了G450C组织来规划18英寸生产线的建设。估计最早建成18英寸生产线的可能会有两家，一是英特尔，在美国纽约州建线，二是台积电在台湾建线。建成时间计划都在2016年前后。
2 MOS晶体管结构的创新
长期以来，不断缩小MOS晶体管的特征尺寸一直是集成电路技术发展的主线。著名的摩尔定律准确预示了集成电路芯片集成度不断增加的规律。而制造MOS晶体管的最细线宽（特征尺寸）平均每3年缩小30%（即缩小到原来线宽的70%）。为了保持MOS晶体管的正常工作，就必须使MOS晶体管内各点的电场强度和功率密度等都保持在正常工作状态。这就要求MOS晶体的横向尺寸和纵向尺寸都按同一比例缩小，这就是MOS晶体管的等比例缩小原理。
MOS晶体管特征尺寸的不断缩小，就会对MOS晶体管的结构及其制作方法提出挑战。当这些挑战解决之后，摩尔定律继续得以延续。由于摩尔定律预示集成电路技术发展的规律十分明确，这使人们可以清楚地预见数年、甚至10年以后集成电路技术的发展趋势。从1992年起世界半导体协会每年组织来自世界各地的500余名学者和工程师共同编制《国际半导体发展路线图（ITRS）》来预测以后10年内半导体材料集成电路工艺技术、生产技术，以至于封装形式等各方面的发展趋势。一般而言《国际半导体技术发展路线图（ITRS）》在偶数年（如2012年）出版正式版，奇数年（如2013年）出版修订版。
为叙述放方便我们将一个MOS结晶管的结构分为三个部分即栅结构、沟道部分和源漏部分，如图3所示。
2.1 栅结构的创新
栅结构是MOS晶体管结构的核心。长期以来，人们在栅结构方面下的功夫最大。早起MOS晶体管采用铝栅电极二氧化硅介质结构（Al/SiO2/Si）。由于铝栅电极结构的性能不够稳定，于是上世纪70年代后期开始采用多晶硅栅电极和二氧化硅介质结构（Poly Si/SiO2/Si）。随着MOS管特征尺寸越来越小，很薄的二氧化硅介质会暴露出漏电大以及容易电击穿等弱点，于是人们采用掺氮二氧化硅来代替纯二氧化硅，出现了多晶硅栅电极、掺氮二氧化硅的栅结构（Poly Si/ SiON/Si）。
由于栅介质的质量对MOS晶体管性能至关重要，特别是在栅介质越来越薄甚至减小到接近1纳米的情况下，仍然要求栅介质层的缺陷少、稳定性好、抗击穿强度高、漏电小、与硅有良好的界面特性和界面态密度小等特征。这就要人门摒弃原来的Poly Si/SiON/Si结构另辟蹊径。2006年英特尔在研发45纳米制程技术时革命性地采用了金属栅/高k介质结构（MG/HK）作为新一代MOS晶体管的栅结构。当前在MOS晶体管特征尺寸进入32纳米及以下时，金属栅/高K介质结构（MG/HK）已成为必然选择。
近年来，在国家科技重大专项02专项的引导下，我国已突破了金属栅/高K介质结构（MG/ HK）的研发。2012年中科院微电子研究所的22/20纳米项目组首次取得了金属栅/高K介质结构的研发成功。目前中芯国际等集成电路生产领先企业，已将其转化为产业化的制程技术。
2.2 沟道的创新
当特征尺寸缩小到纳米尺度后，MOS晶体管的沟道长度越来越短。沟道硅材料的高掺杂引起的库伦作用更加显著，同时由于栅介质变薄引起的有效电场强度提高以及界面散射增强等因素带来的载流子迁移率退化已成为MOS晶体管性能限制的又一个重要因素。
为了克服这些短沟道效应对MOS晶体管性能的限制，2005年英特尔在规划其集成电路制造技术发展方向时，首先提出了应变硅（Strained Silicon）技术，即用应变硅来代替常规的硅材料以提高沟道中载流子的迁移率（pMOS FET中的空穴和nMOSFET中的自由电子），从而在栅介质厚度变薄沟道长度变小的情况下，使MOS晶体管的驱动电流大幅度增长。
目前，除了采用应变硅之外，人们还在研究将锗（Ge）或Ⅲ-Ⅴ族化合物半导体材料用于制作MOS晶体管的沟道。因为在锗（Ge）和Ⅲ-Ⅴ族化合物半导体中，载流子的迁移率比硅大的多。但这样会增大MOS晶体管制作工艺的复杂性。
2.3 源漏结构的创新
随着特征尺寸的不断变小，MOS晶体管源漏接触面积也相应减小，而且源漏下方的pn结结深也越来越浅。这会使源漏部分的串联寄生电阻不断变大，从而影响MOS晶体管的直流和交流特性。源漏结构的创新主要围绕减小源漏电极的接触电阻而展开。采用低接触电阻的超薄可控硅化物是解决源漏电极低接触电阻的主要方法。
在亚微米制程中，人们利用向硅中掺杂铂（Pt）技术来减少源漏接触电阻。到深亚微米制程时，一般采用硅化钴（SiCo）技术。从65纳米节点开始，又普遍从硅化钴转向了硅化镍（SiNi）技术。与此同时，随着源漏结深的进一步变浅，这些硅化物的厚度也相应减小。人们发现在镍中掺一定量铂可以提高硅化镍的热稳定性和整个源漏接触的可靠性及稳定性。因此，在镍中掺入5%—10%左右的铂已成为目前制备源漏硅化物的主流。
3 互连技术的创新
由于用铝（Al）作为集成电路芯片互连的工艺十分方便，因此，铝用作互连金属材料的历史长达40年之久。但是铝互连的固有缺点是容易发生电迁移效应和电阻率偏高，影响集成电路芯片的可靠性并使铝互连的RC延迟较大。人们虽然在铝中掺少量硅（约5%）以改善铝互连的电迁特性，但效果有限。
1998年IBM首先采用铜（Cu）互连来替代铝互连，这固然可使电迁移效应大大改善，但由于铜的刻蚀十分困难等因素，铜互连只能采用镶嵌工艺制作（大马士革法）。为了进一步减小铜互连的RC延迟，在电镀铜以前在铜互连镶嵌槽的周围沉积低K介质（K=2.3—2.6）及铜的扩散阻挡层，以防止铜原子向硅内的扩散。当前，在90纳米节点及以下特征尺寸时，铜互连已成为常规的工艺技术。
下期将讲述集成电路的过去、现在和将来（四）。